

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 11-088079
 (43)Date of publication of application : 30.03.1999

(51)Int.CI. H03F 3/60


(21)Application number : 09-246410 (71)Applicant : HITACHI LTD
 (22)Date of filing : 11.09.1997 (72)Inventor : SUZUKI HIDEYUKI

(54) DISTRIBUTED AMPLIFIER

(57)Abstract:

PROBLEM TO BE SOLVED: To execute a high speed operation and to enlarge an amplification band.

SOLUTION: An input line terminal circuit 12 is connected to an input terminal 10 through an input transmission line 11 and an output terminal 13 is connected to an output line terminal circuit 15 through an output transmission line 14. The drains of plural gate ground transistors 18 are connected to the output transmission line and the drains of source ground transistors 17 are connected to the sources of the gate ground transistors 18. The gates of plural drain ground transistors 16 are connected to the input transmission line 11 and the gates of the source ground transistors 17 are connected to the sources of the drain ground transistors 16. The sources of the drain ground transistor 16 are connected to a bias terminal 21 through resistors 20.



DESTITUTION OF THE INVENTION

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C) 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-88079

(43)公開日 平成11年(1999)3月30日

(51)Int.Cl.⁶
H 0 3 F 3/60

識別記号

F I
H 0 3 F 3/60

審査請求 未請求 請求項の数4 OL (全5頁)

(21)出願番号 特願平9-246410

(22)出願日 平成9年(1997)9月11日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 鈴木 秀幸

東京都国分寺市東恋ヶ窪一丁目280番地

株式会社日立製作所中央研究所内

(74)代理人 弁理士 中村 純之助


(54)【発明の名称】 分布型増幅器

(57)【要約】

【課題】 高速動作を行なわせ、しかも増幅帯域を広くする。

【解決手段】 入力端子10に入力伝送線路11を介して入力線路終端回路12を接続し、出力線路終端回路15に出力伝送線路14を介して出力端子13を接続し、出力伝送線路14に複数のゲート接地トランジスタ18のドレインを接続し、各ゲート接地トランジスタ18のソースにソース接地トランジスタ17のドレインを接続し、入力伝送線路11に複数のドレイン接地トランジスタ16のゲートを接続し、ドレイン接地トランジスタ16のソースにソース接地トランジスタ17のゲートを接続し、ドレイン接地トランジスタ16のソースを抵抗20を介してバイアス端子21に接続する。

図1



11…入力伝送線路
16…ドレイン接地トランジスタ
17…ソース接地トランジスタ
18…ゲート接地トランジスタ
20…抵抗

【特許請求の範囲】

【請求項1】ソース接地トランジスタとゲート接地トランジスタとをカスコード接続し、ドレイン接地トランジスタのゲートを入力伝送線路に接続し、上記ドレイン接地トランジスタのソースに電流源および上記ソース接地トランジスタのゲートを接続したことを特徴とする分布型増幅器。

【請求項2】上記ドレイン接地トランジスタのソースと上記ソース接地トランジスタのゲートとの間に抵抗を接続したことを特徴とする請求項1に記載の分布型増幅器。

【請求項3】エミッタ接地トランジスタとベース接地トランジスタとをカスコード接続し、コレクタ接地トランジスタのベースを入力伝送線路に接続し、上記コレクタ接地トランジスタのエミッタに電流源および上記エミッタ接地トランジスタのベースを接続したことを特徴とする分布型増幅器。

【請求項4】上記コレクタ接地トランジスタのエミッタと上記エミッタ接地トランジスタのベースとの間に抵抗を接続したことを特徴とする請求項3に記載の分布型増幅器。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は光通信装置の受信側電圧増幅器などとして使用される分布型増幅器に関するものである。

【0002】

【従来の技術】図7は「マイクロ波半導体回路(日刊工業新聞社)第161頁、図7.13」に記載されている従来の分布型増幅器を示す回路構成図である。図に示すように、入力端子1に複数のインダクタンス3および入力線路終端抵抗2が接続され、バイアス端子9に出力線路終端抵抗6、複数のインダクタンス7および出力端子8が接続され、インダクタンス3間にトランジスタ4のゲートが接続され、インダクタンス7間にトランジスタ4のドレインが接続され、トランジスタ4のソースに接地端子5が接続されている。

【0003】この分布型増幅器においては、入力端子1から入力した信号はインダクタンス3とトランジスタ4とで構成された入力側擬似線路を伝搬し、信号は各トランジスタ4で増幅され、増幅された信号は出力端子8の方向に出力側擬似線路を伝搬しながら足し合はれて出力される。また、入力線路終端抵抗2、出力線路終端抵抗6の値は入力側擬似線路、出力側擬似線路の特性インピーダンス値に等しくされており、入力線路終端抵抗2、出力線路終端抵抗6は伝搬した信号を吸収する。

【0004】

【発明が解決しようとする課題】このような従来の分布型増幅器においては、高速動作を行なわせるためにはトランジスタ4のサイズを大きくして、トランジスタ4に

流れる電流を大きくする必要があるが、トランジスタ4のサイズを大きくしたときには、トランジスタ4の容量とくにゲート側からトランジスタ4をみたときの容量すなわちトランジスタ4のゲート、ソース間の容量およびゲート、ドレイン間の容量が大きくなるから、入力側擬似線路の伝搬帯域が狭くなるので、増幅帯域が狭くなる。

【0005】本発明は上述の課題を解決するためになされたもので、高速動作を行なわせることができ、しかも増幅帯域が広い分布型増幅器を提供することを目的とする。

【0006】

【課題を解決するための手段】この目的を達成するため、本発明においては、ソース接地トランジスタとゲート接地トランジスタとをカスコード接続し、ドレイン接地トランジスタのゲートを入力伝送線路に接続し、上記ドレイン接地トランジスタのソースに電流源および上記ソース接地トランジスタのゲートを接続する。

【0007】この場合、上記ドレイン接地トランジスタのソースと上記ソース接地トランジスタのゲートとの間に抵抗を接続する。

【0008】また、エミッタ接地トランジスタとベース接地トランジスタとをカスコード接続し、コレクタ接地トランジスタのベースを入力伝送線路に接続し、上記コレクタ接地トランジスタのエミッタに電流源および上記エミッタ接地トランジスタのベースを接続する。

【0009】この場合、上記コレクタ接地トランジスタのエミッタと上記エミッタ接地トランジスタのベースとの間に抵抗を接続する。

【0010】

【発明の実施の形態】図1は本発明に係る分布型増幅器を示す回路構成図である。図に示すように、入力端子10に入力伝送線路11を介して入力線路終端回路12が接続され、出力線路終端回路15に出力伝送線路14を介して出力端子13が接続され、出力伝送線路14に複数のゲート接地トランジスタ18のドレインが接続され、ゲート接地トランジスタ18のゲートにバイアス端子23が接続され、各ゲート接地トランジスタ18のソースにソース接地トランジスタ17のドレインが接続され、ソース接地トランジスタ17のソースに接地端子19が接続され、ゲート接地トランジスタ18とソース接地トランジスタ17とがカスコード接続している。また、入力伝送線路11に複数のドレイン接地(ソースホロワ)トランジスタ16のゲートが接続され、ドレイン接地トランジスタ16のドレインがバイアス端子22に接続され、ドレイン接地トランジスタ16のソースにソース接地トランジスタ17のゲートが接続され、ドレイン接地トランジスタ16のソースが抵抗20を介してバイアス端子21に接続され、バイアス端子21～23に十分に大きな容量(図示せず)が接続され、バイアス端

子21～23は交流的に接地され、バイアス端子21、抵抗20により電流源が構成されている。

【0011】この分布型増幅器においては、入力端子10から入力した信号は各ドレイン接地トランジスタ16を経て各ソース接地トランジスタ17、ゲート接地トランジスタ18で増幅され、増幅された信号は出力端子13の方向に出力伝送線路14を伝搬しながら足し合わされ出力される。また、入力伝送線路11を入力線路終端回路12の方向に伝搬した信号は整合のとれている入力線路終端回路12において吸収される。また、出力伝送線路14を出力線路終端回路15の方向に伝搬した信号は出力線路終端回路15において吸収される。

【0012】このような分布型増幅器においては、ソース接地トランジスタ17、ゲート接地トランジスタ18のサイズを大きくして、ソース接地トランジスタ17、ゲート接地トランジスタ18に流れる電流を大きくすることにより、高速動作を行なわせることができるようにしたとしても、ドレイン接地トランジスタ16のサイズを小さくして、ドレイン接地トランジスタ16のゲート、ソース間の容量およびゲート、ドレイン間の容量を小さくすれば、入力伝送線路11の伝搬帯域が広くなるから、増幅帯域が広くなる。すなわち、ソース接地トランジスタ17、ゲート接地トランジスタ18のサイズを大きくし、ドレイン接地トランジスタ16のサイズを小さくすることにより、高速動作を行なわせることができ、しかも増幅帯域を広くすることができる。さらに、入力伝送線路11の伝搬帯域が広くなるから、反射特性を良好にすることことができ、また入力伝送線路11を短くすることができるので、チップサイズを小さくすることができる。

【0013】図2は本発明に係る他の分布型増幅器を示す回路構成図である。図に示すように、ドレイン接地トランジスタ16のソースとソース接地トランジスタ17のゲートとの間に抵抗24が接続されている。

【0014】この分布型増幅器においては、ドレイン接地トランジスタ16の出力インピーダンスがインダクタンスの特性を示したとしても、抵抗24が設けられているから、周波数特性がピークを持つことはなく、平坦な周波数特性を得ることができるので、光通信装置の受信側電圧増幅器として使用するのに最適である。

【0015】図3は本発明に係る他の分布型増幅器を示す回路構成図である。図に示すように、入力端子30に入力伝送線路31を介して入力線路終端回路32が接続され、出力線路終端回路35に出力伝送線路34を介して出力端子33が接続され、出力伝送線路34に複数のベース接地トランジスタ38のドレインが接続され、ベース接地トランジスタ38のベースにバイアス端子43が接続され、各ベース接地トランジスタ38のエミッタにエミッタ接地トランジスタ37のコレクタが接続され、エミッタ接地トランジスタ37のエミッタに接地端

子39が接続され、ベース接地トランジスタ38とエミッタ接地トランジスタ37とがカスコード接続している。また、入力伝送線路31に複数のコレクタ接地（エミッタホロワ）トランジスタ36のベースが接続され、コレクタ接地トランジスタ36のコレクタがバイアス端子42に接続され、コレクタ接地トランジスタ36のエミッタにエミッタ接地トランジスタ37のベースが接続され、コレクタ接地トランジスタ36のエミッタが抵抗40を介してバイアス端子31に接続され、バイアス端子41～43に十分に大きな容量（図示せず）が接続され、バイアス端子41～43は交流的に接地され、バイアス端子41、抵抗40により電流源が構成されている。

【0016】この分布型増幅器においては、入力端子30から入力した信号は各コレクタ接地トランジスタ36を経て各エミッタ接地トランジスタ37、ベース接地トランジスタ38で増幅され、増幅された信号は出力端子33方向に出力伝送線路34を伝搬しながら足し合わされ出力される。また、入力伝送線路31を入力線路終端回路32の方向に伝搬した信号は整合のとれている入力線路終端回路32において吸収される。また、出力伝送線路34を出力線路終端回路35の方向に伝搬した信号は出力線路終端回路35において吸収される。

【0017】このような分布型増幅器においては、エミッタ接地トランジスタ37、ベース接地トランジスタ38のサイズを大きくして、エミッタ接地トランジスタ37、ベース接地トランジスタ38に流れる電流を大きくすることにより、高速動作を行なわせることができるようにしたとしても、コレクタ接地トランジスタ36のサイズを小さくして、コレクタ接地トランジスタ36のベース、エミッタ間の容量およびベース、コレクタ間の容量を小さくすれば、入力伝送線路31の伝搬帯域が広くなるから、増幅帯域が広くなる。すなわち、エミッタ接地トランジスタ37、ベース接地トランジスタ38のサイズを大きくし、コレクタ接地トランジスタ36のサイズを小さくすることにより、高速動作を行なわせることができ、しかも増幅帯域を広くすることができる。さらに、入力伝送線路31の伝搬帯域が広くなるから、反射特性を良好にすることことができ、また入力伝送線路31を短くすることができるので、チップサイズを小さくすることができる。

【0018】図4は本発明に係る他の分布型増幅器を示す回路構成図である。図に示すように、コレクタ接地トランジスタ36のエミッタとエミッタ接地トランジスタ37のベースとの間に抵抗44が接続されている。

【0019】この分布型増幅器においては、コレクタ接地トランジスタ36の出力インピーダンスがインダクタンスの特性を示したとしても、抵抗44が設けられているから、周波数特性がピークを持つことはなく、平坦な周波数特性を得ることができるので、光通信装置の受信

側装置の電圧増幅器として使用するに最適である。

【0020】図5は分布型増幅器の入出力特性(S21)を示すグラフで、線aは図4に示した分布型増幅器の場合を示し、線bは従来の分布型増幅器の場合を示す。このグラフから明らかなように、コレクタ接地トランジスタ36と抵抗40と抵抗44とを用いることにより増幅帯域が広くなっていることがわかる。

【0021】図6は分布型増幅器の入力側反射特性(S11)を示すグラフで、線aは図4に示した分布型増幅器の場合を示し、線bは従来の分布型増幅器の場合を示す。このグラフから明らかなように、コレクタ接地トランジスタ36と抵抗40と抵抗44とを用いることにより入力側反射特性が改善されていることがわかる。


【0022】なお、ドレン接地トランジスタ16等、コレクタ接地トランジスタ36等としてはFET、バイポーラトランジスタに限らず、デュアルゲートFETや他の能動素子を用いることができる。また、入力伝送線路11等、入力伝送線路31等としてはコプレナ線路やマイクロストリップ線路やインダクタンスや他の伝送線路を用いることができる。また、電流源としてはバイアス端子21、抵抗20からなる電流源、バイアス端子41、抵抗40からなる電流源の他にトランジスタを有する電流源等を用いることができる。また、ソース接地トランジスタ17のソースと接地端子19との間に抵抗を接続し、またエミッタ接地トランジスタ37のエミッタと接地端子39との間に抵抗を接続すれば、線形入力範囲の拡大等の効果を得ることができる。

【0023】

【発明の効果】本発明に係る分布型増幅器においては、ソース接地トランジスタおよびゲート接地トランジスタまたはエミッタ接地トランジスタおよびベース接地トランジスタのサイズを大きくし、ドレン接地トランジスタまたはコレクタ接地トランジスタのサイズを小さくすることにより、高速動作を行なわせることができ、しか


【図5】

図5



【図6】

図6



* も増幅帯域を広くすることができる。

【0024】また、ドレン接地トランジスタのソースとソース接地トランジスタのゲートとの間に抵抗を接続し、またはコレクタ接地トランジスタのエミッタとエミッタ接地トランジスタのベースとの間に抵抗を接続したときには、平坦な周波数特性を得ることができる。

【図面の簡単な説明】

【図1】本発明に係る分布型増幅器を示す回路構成図である。

10 【図2】本発明に係る他の分布型増幅器を示す回路構成図である。

【図3】本発明に係る他の分布型増幅器を示す回路構成図である。

【図4】本発明に係る他の分布型増幅器を示す回路構成図である。

【図5】分布型増幅器の入出力特性を示すグラフである。

【図6】分布型増幅器の入力側反射特性を示すグラフである。

20 【図7】従来の分布型増幅器を示す回路構成図である。

【符号の説明】

11 …入力伝送線路

16 …ドレン接地トランジスタ

17 …ソース接地トランジスタ

18 …ゲート接地トランジスタ

20 …抵抗

24 …抵抗

31 …入力伝送線路

36 …コレクタ接地トランジスタ

37 …エミッタ接地トランジスタ


38 …ベース接地トランジスタ

40 …抵抗

44 …抵抗

【図1】


図1



11…入力伝送線路
 16…ドレイン接地トランジスタ
 17…ソース接地トランジスタ
 18…ゲート接地トランジスタ
 20…抵抗

【図2】


図2



11…入力伝送線路
 16…ドレイン接地トランジスタ
 17…ソース接地トランジスタ
 18…ゲート接地トランジスタ
 20…抵抗
 24…抵抗

【図3】


図3



31…入力伝送線路
 36…コレクタ接地トランジスタ
 37…エミッタ接地トランジスタ
 38…ベース接地トランジスタ
 40…抵抗

【図4】


図4



31…入力伝送線路
 36…コレクタ接地トランジスタ
 37…エミッタ接地トランジスタ
 38…ベース接地トランジスタ
 40…抵抗
 44…抵抗

【図7】

図7



1 2 3 4 5 6 7 8 9